

Patent Abstracts of Japan

PUBLICATION NUMBER

04196263

PUBLICATION DATE

16-07-92

APPLICATION DATE

27-11-90

APPLICATION NUMBER

02326896

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: HAMANO HIROYUKI;

INT.CL.


H01L 25/065 G11C 29/00 H01L 25/07


H01L 25/18 H01L 27/00

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT





ABSTRACT :

PURPOSE: To make possible the realization of a chip size, which does not depend on a memory capacity, and to make it possible to obtain a large-scale semiconductor integrated circuit by a method wherein a memory circuit and a peripheral circuit for memory circuit use or a memory circuit and one part of a peripheral circuit for memory circuit use are respectively formed into the constitution of a separate chip.

CONSTITUTION: The mutual chips of a parent chip 1 and a memory function chip 2 are respectively connected to the upper part of the chip 1 and the upper part of the chip 2 and pads 4 for bonding use are provided for feeding necessary signal or power supply from the chip 1 to the chip 2. A material 5 for ohmic contact use and a metal bonding material 6 are placed on these pads, the pads are made to face each other and the chips 1 and 2 are bonded together in a such a way that the signals or power pads of chips 1 and 2 are made to oppose to each other. Thereby, a memory circuit constituted on one chip constituted as a separate chip and a large-scale semiconductor integrated circuit can be obtained.

COPYRIGHT: (C)1992, JPO& Japio

19 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報(A) 平4-196263

9回nt.CL.5 歳別記号 庁内整理番号 ④公開 平成4年(1992)7月16日 H 01 L 25/065 G 11 C 29/00 3 0 1 B 8526-5L H 01 L 25/07 25/18 27/00 3 0 1 C 7514-4M 7638-4M H 01 L 25/08 B 審査請求 未請求 請求項の数 1 (全4頁)

砂発明の名称 半導体集積回路

②特 願 平2-326896

❷出 願 平2(1990)11月27日

@発明者 浜野 博

之 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

明 細 會

1. 発明の名称

半導体養積回路

2. 特許請求の範囲

3. 発明の詳細な説明

〔産業上の利用分野〕

での発明は半導体複雑回路に関し、将に大規模 半導体複雑回路に関するものである。

〔従来の技術〕

第 2 図は従来の半導体集積回路を示す平面図である。図において、(1)はチップ、(2a) はメモリ部(RAM デユーダ)、(2c) はメモリ部(ROM)、(2d) はメモリ部(ROM デューダ)、(8) は周辺パッド、(7) は CP U 部である。

次に作用について説明する。

従来の半導体集階回路は上記のように構成され、チップ(1)の上にメモリ部 (2a) ~ (2d) ,周辺パッド(8) ,及びCPT部(8)が混在して形成されている。 〔 発明が解決しようとする課題〕

従来の半導体集積回路は以上のように構成されているので、メモリ容量が増大すると、チップサイズの制限から、メモリ容量を制限しなければならないなどの問題点があつた。


との発明は上記のような問題点を解消するため になされたもので、1チップ上に構成されている メモリ回路を別チップとして構成し、大規模半導

特別平4-196263(3)

-7d

第 1 図

(a)



1:親行7


2:メモン核能ケップ

」:周辺パッド

4:接合用パッド

5: ポミックコンタット 用金属材料

6:金属接合物料



20:1王リ部(RAM)

第2図

2b : 1 = 1) = p(RAM = 2-2")

2c: 月刊部 (ROM) 2d: メモリキβ(ROMデコーダ)

7 : CPU\$

統 補 正 巻(自発)

3年 8月 5日

特許庁長官股

特願平 2-826896 号 1.事件の表示

2. 発明の名称

半導体集積回路

3. 補正をする者

事件との関係 特許出順人

住 所

東京都千代田区丸の内二丁目2番3号

(601)三菱電機株式会社 名 称

代表者 志 岐 守 哉

4. 代 理 人 住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375) 弁理士 大 岩 増 雄

(連絡先 03(3213)3421特許部)

5. 額正の対象

明和権の特許請求の範囲の備、及び発明の詳細 な説明の概。

補正の内容

(1) 明細省の特許請求の範囲を別紙のとおり訂正

(2) 明細有第 5 頁第 7 行~第 8 行「メモり回路用 周辺回路」を「メモリ回路用周辺回路」と訂正す

7. 祝付審類の目録

⑴訂正後の特許請求の範囲を記載した書面

1 盃

U L

